
EUR DS4H/Département d'Electronique

Les composants programmables : Technologie, Architecture, Synthèse

C. Belleudy (Partie 1)
(cecile.belleudy@univ-cotedazur.fr)

UNIVERSITÉ CÔTE D'AZUR



PLAN

1. Introduction et Généralités sur les composants logiques programmables
    1. Architecture d'un système numérique
    2. Objectif de la conception : exploration d'architecture
    3. Propriétés des systèmes numériques
2. SPLD : PAL, GAL, …
3. FPGA, CPLD : Architecture et synthèse :
    1. *Technologie et architectures*
    2. *Les CPLDs*
    3. *Les FPGAs*

Vocabulaire

- ASIC : Application Specific Integrated Circuit
- SOC : System On Chip (Système sur puce)
- IP : Intellectual Propertie (bloc IP ou « IP core ») ou Composant virtuel
- PLD : Programmable Logic Devices
- CPLD : Complex Programmable Logic Devices
- FPGA : Field Programmable Gate Array (Réseau de portes programmables)

Les différents types de réalisations

Systèmes de plus en plus complexes



Système à microprocesseurs,
Circuits généralistes, Facilité de mise en oeuvre, Moins rapide.

Système spécialisé,
Plus rapide, Mise en oeuvre plus longue.


Solution cablée


Solution fondeur

Solution programmée

Système mixte :
microprocesseur + système spécialisé (coprocesseur)

Classification, coût, performances






De façon générale, ASIC ou FPGA => objectif : accélération par rapport à une exécution sur processeur

Réalisation Programmée


Facilité de mise en oeuvre,

Architecture souvent reconfigurable,

Temps de réponse plus lent en comparaison d'une solution fondeur.




Prototypage, Réalisation de pré-série : réalisation programmée



Production en grande série : réalisation fondeur

Réalisation Programmée : Classification des circuits




Propriétés des systèmes numériques => architectures des composants programmables

Exploration d'architecture

FPGA avant
ASIC après

Problématique :

- Définition des caractéristiques du système à réaliser (modélisation, synthèse, simulation, programmation)
- Paramètres de comparaison
- Exploration d'architecture




Exploration d'architectures ? Addition

Considérons un additionneur 32 bits.

Evaluer le temps de réponse et le coût en terme de portes à 2 entrées pour les cas suivants :

- additionneur à retenue propagée,
- additionneur à retenue anticipée.
- solution mixte



FA : Full adder

Rappel :


- Première solution : additionneur à retenue propagée

$$S_i = A_i \text{ XOR } B_i \text{ XOR } R_{i-1}$$

$$R_i = A_i.B_i + A_i.R_{i-1} + B_i.R_{i-1}$$

XOR → 3 IN
Et à 2 IN + ou à 3 IN

→ moins rapide
peu surface
silicium



Exploration d'architectures ?

R_0 : retenue notée R_{-1} dans l'architecture précédente

Deuxième solution :

- additionneur à retenue anticipée :

$S_i = A_i$ XOR B_i XOR R_i

$R_i = G_{i-1} + P_{i-1}.R_{i-1}$ avec $G_{i-1} = A_{i-1}.B_{i-1}$ et $P_{i-1} = A_{i-1} + B_{i-1}$

(P : propagate, G : generate)

Calcul de tous les Pi, Gi puis des Ri

→ Plus rapide mais bcp de silicium.


Exemple sur les premières retenues :


$R_1 = G_0 + P_0R_0$ $\qquad$ $R_2 = G_1 + P_1.G_0 + P_0R_0$

$R_3 = G_2 + P_2.G_1 + P_2.P_1.G_0 + P_0R_0$

$R_4 = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1G_0 + P_3P_2P_1P_0R_0$

Troisième solution ? : solution mixte





Architecture pipeline : Addition

Reprendre l'exemple de l'additionneur 32 bits à retenue propagée.

- Représenter l'architecture d'un additionneur possédant un pipeline de profondeur : 2 puis 4
- Quelles sont les performances de ces nouvelles architectures ?
- Exprimer les conditions pour obtenir ces performances.
- Comparer les critères coût/performance


Additionneur/soustracteur


FPGA : accélérateur

Additionneur => soustracteur :

S= A-B; => S<= A+C_2(B) =A+NOT(B)+1

- Dans un système de compression vidéo, par bloc de pixel (en général, 16x16), on somme la différence entre l'image courante et l'image précédente: $F_i(x,y)-F_{i-1}(x,y)$ qu'on divise par le nombre de pixel.
- Considérons deux seuils S1 et S2 tel que S1<S2,
  - Moyenne bloc>S2 => le bloc est transmis intégralement.
  - S2>Moyenne bloc>S1 seulement cette moyenne est transmise.
  - Moyenne bloc<S1, rien n'est transmis, le bloc est identique.
- Proposer deux architectures capables de réaliser ce traitement.
- Comparer le coût et les performances par rapport au fps (frame per second)





for :

for j

Somme = Somme + | I_{i-1}(i,j) − I_{i-1}(i,-j) |.

Instruction : écrire Add Line Sub Line = 5


Proco :

5 GHz

(5 x 10^-9) x taille image.

Circuit spécialisé :






recherche compromis // et TR.

1. TR réalisation . 2. // si // on rajoute des composants.

Multiplication

- Additions successives + décalages
- Multiplication de Braun



Temps de calcul en $O(n)$.

- Multiplieur de Booth


Principe : réduire le nombre d'opération par recodage


Exemple :

- Par 126 => 0111 1110 => 8 opérations

  Equivalent à 128 -2 => 2 opérations (1000010)

soustraction






- Arbre de Wallace : cellule W = FA

  une cellule de Wallace à $2^{p+1}-1$ entrées se construit avec des cellules à 2^p-1 entrées

Exploration d'architecture



Exercice :

Ecrire l'équation mathématique de ce filtre, puis un algorithme

Proposer une architecture séquentielle puis parallèle permettant d'exécuter cette application.

Associer les cibles technologiques (processeur, FPGA).

Comparer les performances des architectures proposées.


Conditions temporelles

Tco : TClock to Ouput

Tcomb : temps de réponse de la partie combinatoire

$$1/fmax - (Tco_{max} + Tcomb_{max}) > Tsetup$$


$$Tco_{min} + Tcomb_{min} > Thold$$



Exercice : 1 – Dessiner sur un le chronogramme correspondant aux conditions précédentes.


2 - reprendre l'exemple de l'additionneur pipeline. Déterminer le temps de réponse de la partie combinatoire (pour les deux architectures) pour une fréquence de travail de 1Ghz (hypothèse : Tco, Tsetup proche de 0).

Synthèse



BESOINS
Caractérisation des fonctions
Critères :
Taille, vitesse, consommation, ...
Important.
Choix
PLD simple
CPLD : plusieurs PLD
FPGA

Critères de choix des composants

- Rapport vitesse/densité



- Rapport vitesse consommation



Etude des fonctionnalités de base

- Contrôle : FSM, compteur (PC)
- Traitement : UAL(ALU), FPU, …
- Data path : registres, mpx, …

⇒ établir les équations de ces composants (taille des entrées variables)


Fonctions universelles

Définition : fonction pouvant constituer l'entité de base pour n'importe quelle fonction logique

Fonction basique universelle : NAND

1 – Module type PLA (Programmable Logic Array)


PLD : traitement.



$R_i \leftarrow a_i b_i + a_i R_{i-1} + b_i R_{i-1}$ équation logique.

Fonctions universelles

2 - Module à base de multiplexeurs



Exercices :

1 - S = ?

2 - Cette fonction est-elle universelle ?
Si oui précisez le nombre d'entrée


3 - Réaliser la fonction suivante :

S = A.B + /A./B

4 - Réaliser la fonction détectant la valeur 4, 5, 6 sur les variables d'entrées A,B,C.

Fonctions universelles

3 - Module à base de mémoire




Exercice :

1 - Comment peut-on réaliser cette fonction avec un MPX ? Indiquer le nombre de bit de programmation.

2 - La mémoire présentée ci-dessus peut-elle remplacer la solution précédente ?

3 – Donner les avantages et les inconvénients des deux architectures




PLAN


1. Introduction et Généralités sur les composants logiques programmables
2. SPLD : PAL, GAL, …
3. FPGA, CPLD : Architecture et synthèse :
    1. *Technologie et architectures*
    2. *Les CPLDs*
    3. *Les FPGAs*


Les réseaux logiques programmables

Toute fonction logique s'écrit sous forme de somme de produits.




La Matrice ET






A.B


La Matrice OU



Les mémoires PROM





Les PALs (Programmable Array Logic)



Cellule de sortie permettant d'obtenir plusieurs types de sorties : directe, inversée, séquentielle, trois états,...

Les PALs : exemple de réalisation






S = ?


A B C	S_OUT
0 0 0	0
0 0 1	1
0 1 0	1
0 1 1	0
1 0 0	1
1 0 1	0
1 1 0	0
1 1 1	1

Donner une réalisation avec un PAL


Les PLAs (Programmable Logic Array)




Les différents types de sortie des PALs (1)




Sortie directe



Sortie inversée




Sortie complémentée



Sortie trois états

Les différents types de sortie des PALs (1)




Feedback terms


OU

$F0=A.B(1+F1)$


$F1=\overline{A}.\overline{C}(1+F0)$



Les différents types de sortie des PALs (2)




Sortie séquentielle (Register)




Sortie programmable (Versatile)

Les sorties versatiles : Modes combinatoires



Sortie programmable (Versatile)

Les sorties versatiles : Modes séquentiels



Sortie programmable (Versatile)

Exemple de réalisation avec un PAL

Prenons l'exemple d'un compteur/décompteur (2bits) commandé par une entrée Sel :

Sel =0 -> compteur, Sel =1 -> décompteur.

Une sortie Fin_cycle est mise à 1 lorsque le compteur/décompteur est dans son dernier état.

Les équations logiques obtenues sont :

- **pour la partie séquentielle :**


$$Q0^{+} = \overline{Q0},$$

$$Q1^{+} = \overline{Sel}.Q1.\overline{Q0} + \overline{Sel}.\overline{Q1}.Q0 + Sel.\overline{Q1}.\overline{Q0} + Sel.Q1.Q0$$

- **pour la partie combinatoire :**


$$Fin_cycle = Sel.\overline{Q1}.\overline{Q0} + \overline{Sel}.Q1.Q0$$

Configuration des cellules de sorties versatiles




Sortie programmable (Versatile)

Configuration des cellules de sorties versatiles




Sortie programmable (Versatile)

Le PAL 16V8


Q0
Q1
Sel
H
Sel
CS
19
Q0
S2 = 0
S1 = 1
S0 = 1
18
Q1
S2 = 0
S1 = 1
S0 = 1
17
Fin_cycle
S2 = X
S1 = 0
S0 = 1
16
S2 =
S1 =
S0 =
15
S2 =
S1 =
S0 =

Synthèse des PALs, GALs



Exemple de fichier JEDEC (GAL 16V8)

```
NOTES PINS CK : 1  E0 : 2  E1 : 3  E2 : 4  E3 : 5  E4 : 6  E5 : 7  E6 : 8  E7 : 9
NOTES PINS QA : 19  QB : 18  QC : 17  S : 15
L0000        11111111111111111111111111111111*
L0032        11011111111111111111111111111111*
L0256        11011110111111111111111111111111*
L0288        11101101111111111111111111111111*
L0512        11101110110111111111111111111111*
L0544        11011111110111111111111111111111*
L0576        11111011110111111111111111111111*
L1024        01011101110111111111111111111111*
L1056        11100101110111111111111111111111*
L1088        11011110010111111111111111111111*
L1120        11101110110101111111111111111111*
L1152        11011101110111101111111111111111*
L1184        11101101110111111101111111111111*
L1216        11011110111011111111101111111111*
L1248        11101110111011111111111110111111*
L2048        00000000*
L2120        00000000*
L2128        11111111111111111111111111111111111111111111111111111111111111111*
L2193        1*
```


Programmation
1 : Grillé
0 : Intact

Retrouver les équations ?
Ecrire le fichier JEDEC de l'exemple précédent.

Temps de réponse et consommation

Composant	Nbr de Broches	Vitesse (ns)	Consommation (mA)
GAL16V8	20	5	5,5
GAL22V10	24	7	13

Pour l'application précédente, déterminer le temps de réponse du circuit ainsi que sa consommation.
Idem pour un additionneur 4 bits.



PALS : nombre de portes, évolution ?

Considérons un GAL 22V10 :

Déterminer le nombre de portes logiques qu'il contient.

Remarques.

NB :

Pour raison de confidentialité, un PAL peut être protégé par un bit de sécurité.